出租车计费方案解析

序

本文参考地址：

EDA使用户能够在没有实际芯片、电路板和仪器的情况下设计和分析电路。在系统编程技术上，系统在现场进行逻辑重构和升级，硬件设计以软件形式实现。

在EDA技术中，以FPGA、CPLD及其开发系统为硬件，以Max Plus等平台， EDA开发软件为开发工具，基于逻辑功能模块的分层设计方法设计数字系统。Max 设计可以采用原理图、硬件描述语言(VHDL)等多种输入方式，支持这些文件的任意混合设计。对于不同的级别，可以使用不同的输入法进行设计。因为VHDL擅长描述模块的逻辑功能，所以底层模块设计经常用VHDL来描述，而原理图擅长描述模块之间的连接关系，所以顶层设计经常用原理图输入法。

出租车计价器的设计方法一般以单片机为基础，不够灵活方便。为此，本文介绍了采用EDA技术的分层设计方法设计出租车计价器的方法。也就是说，用VHDL编写各个功能模块，实现底层设计。通过原理图输入描述模块之间的关系，实现顶层设计。系统的控制单元采用FPGA可编程逻辑器件，无需增加外围电路，只需修改软件即可更新功能。实验表明，该设计方法简单快速，设计的系统性能可靠。用这种方法设计的数字电子系统具有很强的灵活性。

1出租车计价器功能。

出租车计价器的功能要求：

(1)实现出租车按里程收费，起步费7.0元；

(2)行驶3公里后，按2元/公里收费，停车时不收费；

(3)可预设起步费和每公里收费，可模拟汽车的起步、停车和速度。

根据VHDL的特点，设计人员不再需要考虑选择功能固定的标准芯片，而是从系统功能和性能的实现出发建立出租车计价器系统模块，如图1所示。

2出租车计价器的设计与实现。

这个系统分为两个层次：底层和顶层。底层用VHDL编写各个功能模块，顶层用原理图描述各个模块之间的连接。

2.1基础文件的设计。

底层模块包括：出租车速度控制模块；仪表里程计数模块；电表有三个模块：充电和计数模块。

以出租车速度控制模块为例。

出租车速度控制模块用于控制出租车的速度。在图1中，当启停开关和复位信号都为1时，汽车开始进入里程计数和收费表工作状态。可以通过在速度选择端改变输入值来控制汽车的速度。CLK6作为车速控制模块的时钟输入输出，A、B作为车速选择变量。当这些值分别被不时地获取时，车速变得越来越闭塞。VHDL程序代码如下：

编译上述程序代码，生成相应的模块符号，如图2所示，可以在顶层设计时调用。

时间序列模拟后的程序波形如图3所示。

本文链接：http://www.slxf119.com/4837.html 转载需授权！